晶振在电路板中起到提供时钟信号的关键作用。我们在布线时应该优先设计晶振的位置，以规避时钟受周围信号干扰而导致电路板上电不良之隐患。

1、有正弦波输出的贴片晶振，输出负载为10k;如果10k的负载能力不够，必须加缓冲电路，使PLL的参考与单片机的时钟相隔离;

2、晶振输出到PLL的信号线不能长，否则再加上TTL电平，辐射就会增加;

3、晶振PCB表面铺地，周围通过过孔与底层大面积地相连;

4、晶振输出接带通滤波器，PLL输出接带通滤波器;

5、对两个PLL分别进行屏蔽;晶振输出接两个PLL，很难把信号线走短，是用同轴线从底层连接。

6、主要是做好屏蔽。尤其是接收电路部分，不光要屏蔽，还要考虑接地;

a)缓冲电路是指在你的晶振负载能力很弱的情况下使用，提高驱动能力，还起到隔离的效果，由于你现在使用TTL输出电平的晶振，驱动能力强，而且能改善PLL的带内噪声，所以可以不加缓冲放大器，主要是要解决辐射干扰问题;如果有板子上地方，也可以加一个简单的限幅放大器，会有点好处。

b)一般超短波频段和微波频段，射频前端均是收发或双工器-滤波器-LNA-滤波器-混频模式;短波一般是收发开关-滤波器-混频模。

晶诺威科技针对电磁干扰（EMI)问题，研发了具有抗干扰特性的晶振。该类晶振通过采用特殊的电路设计、材料选择及制造工艺，有效提高了自身的抗电磁干扰能力。其输出频率具备高精度和高稳定度，因此可以为IC提供精准和稳定的参考时钟。针对RF射频类电子产品，如蓝牙、WiFi等短距离无线通讯，也是保障设备之间数据无线高速稳定传输的之选择。

了解更多晶振相关资讯，请点击晶诺威以下链接：

• 如何降低电磁对晶振时钟信号的干扰
• 晶振频率受干扰的不良现象和解决方案
• PCB晶振布线抗干扰（EMI)设计介绍
• 为何说提供时钟信号的晶振是数字电路的心脏？
• PCB设计中晶振时钟信号电路介绍
• 晶振PCB正确布线需要哪些注意事项？
• 从软件角度看晶振的作用及MCU工作流程
• EMC测试项目及电磁波对晶振的影响
• 晶振位于线路板边缘会带来哪些隐患?
• 晶振受电磁干扰的解决方案
• 晶振到芯片的距离为何越近越好？
• 如何选择高品质晶振生产厂家？
• 晶振振荡电路中负性阻抗到底是什么？
• 你对晶振的激励功率了解有多少？
• 晶振的激励功率怎么设定
• 有源晶振的输出波形分类和应用介绍
• 晶振输出波形和电路形式介绍
• 有源晶振电路设计：如何降低噪音
• 振荡电路的工作原理介绍